*1, 0 e mais alguma coisa

     Algumas velhas idéias da Eletrônica, abandonadas no passado, estão voltando e se tornando novidade tecnológica: semicondutor SiGe, memória não volátil FeRAM (ferro elétrica RAM), SoI (silicon-on-insulator). E o mais recente fantasma ressuscitando é a Eletrônica de Lógica Polivalente.
     A Era do semicondutor CMOS barato vai chegando ao fim. Com a tecnologia chegando abaixo de 5 mícrons os semicondutores começam a apresentar incertezas quânticas e custos de fabricação extremamente elevados. E poucos anos - talvez uns 5 anos - nos separam deste limiar de 5 mícrons.
     Os pesquisadores estudam todas as alternativas possíveis. A primeira opção é a substituição do Silício por outros materiais, como SiGe, GaAs, GaAsP, InP - mas os resultados ainda estão longe do necessário. Tecnologias mirabolantes, quase exóticas, como dispositivos quânticos, também entram na pauta das pesquisas.
     Nos próximos meses representantes de empresas, governos e universidades estarão se reunindo, como parte do ITRC - International Technology Roadmap for Semiconductors. O objetivo do ITRC é traçar um caminho de longo prazo para a tecnologia de semicondutores.
     Alguns especialistas estão ressuscitando no ITRC um defunto que não foi bem enterrado: Lógica Polivalente. Enquanto a Eletrônica Digital reduz tudo a 0 e 1, a Lógica Polivalente admite mais de dois estados (por exemplo, Lógica Ternária: 0, 1 e 2, ou Lógica Quaternária: 0, 1, 2 e 3).
     Após a 2ª Guerra Mundial não havia tecnologia adequada para processar estados polivalentes do transistor (vários limiares da corrente de saída, além de "cortado" ou "ativo"). O mais seguro foi adotar a Lógica Binária. O desenvolvimento que se obteve com esta tecnologia binária foi tão impressionante que outras alternativas foram esquecidas.
     Agora com a tecnologia de semicondutores se esgotando a Lógica Polivalente ganha força. A indústria está mais que preparada para processar estados polivalentes do transistor. A mudança obrigatória de materiais semicondutores (SiGe, GaAs, GaAsP, InP) também favorece à Lógica Polivalente, pois todos eles são de hetero-junção, adequados a transistor de estados polivalentes.
     Uma Eletrônica Polivalente traria uma enorme compactação de funções. Segundo os cálculos, uma memória semicondutora binária de 65Kbits seria incrementada para 43Mbits se implementasse Lógica Ternária.

sobe

  *Consórcio japonês para semicondutor 90nm

     11 fabricantes japonesas de semicondutores, com o apoio de fundos governamentais, formaram o consórcio ASPLA ("Advanced SoC Platform") para desenvolvimento e produção de semicondutores com tecnologia 90nm e wafer 300mm. A ASPLA tem suas instalações em Sagamihara- Japão, e busca claramente a liderança do Japão na tecnologia de ponta de semicondutor.
     Entre os fundadores da ASPLA estão Fujitsu, Matsushita, NEC, Renesas e Toshiba. A ASPLA trabalhará em conjunto com o STARC (Semiconductor Technology Academic Research Center). Além de desenvolvimento e fabricação ASPLA e STARC estabelecerão padrões para o wafer 300mm.
     Até outubro somente as empresas consorciadas usufruirão os serviços da ASPLA. A partir de abril/2004 qualquer interessado poderá contratar os serviços. Na produção modalidade Star Shuttle as empresas compartilharão as operações com o wafer e receberão os chips. Na modalidade Star Express uma empresa usará totalmente o wafer, recebendo wafers e máscaras. 
     Haverá dois tipos de libraries. A primeira será para dispositivos genéricos, SoC, múltipla voltagem e até 500MHz. A segunda será para SoC de baixa potência, até 200MHz, principalmente dispositivos digitais de consumo. As duas libraries terão cerca de 10 tipos de memória. 

sobe