|
5-5 circuito integrador vertical O integrador vertical é um simples
circuito RC (figura 5-5) cuja constante de tempo (R x C) é calculada para
"passar" o sinc V e bloquear o sinc H. Da teoria é preciso lembrar que neste
tipo de O sinc H é um pulso curto e de alta frequência (15 750 Hz), de maneira que é carregado e descarregado rapidamente no capacitor, sem maiores influências. O sinc V é uma sequência de 6 pulsos largos e cerrados. O capacitor carrega o primeiro deles, mas antes de chegar a 67% da tensão o pulso acaba e começa a descarga (formando o primeiro pico na saída para o oscilador vertical da figura 5-5). Devido ao cerramento estreito só ocorre uma pequena parte da descarga e tem início o carregamento do segundo pulso, mas desta vez partindo da carga parcial que o primeiro pulso havia deixado no capacitor. O processo prossegue sempre aumentando mais um pouco a tensão no capacitor a cada novo pulso de sinc V, formando na saída do integrador um sinal de amplitude irregular mas correspondendo à frequência (60 Hz) e fase (tempo de apagamento) do sinc V.
5-6 sinc V sem equalização Na discussão sobre entrelaçamento de campos feita no Capítulo 2 vimos que nos campos ímpares a varredura ver- tical acaba na metade de uma linha horizontal (figura 2- 10a) e nos campos pares é varrida a última linha completa (figura 2-10c). No integrador vertical isso traria problemas, pois o sinc H no fim da varredura de campos ímpares estaria separado apenas meia linha do início do sinc (figura 5-6), conseguindo criar uma carga parcial no capacitor que avançaria a fase do sincronismo. Como nos campos pares isso não acontece haveria uma diferença na sincronização de campos pares e ímpares. Para evitar a disparidade o sinc V é precedido e seguido de pulsos de equalização (figura 2-11) que cancelam a vantagem da carga parcial nos campos ímpares, sobrepondo-se a ela e dando tempo ao integrador de descarregá-la. |
|
